Digital Verification Engineer (m/w/d)

Seit Ende der 1990er Jahre ist unser Unternehmen ein innovativer Akteur im Bereich Hochgeschwindigkeits-Datenübertragung sowie moderner Technologien für Anwendungen in der Mobilitätsbranche. Wir entwickeln zukunftsweisende Halbleiterlösungen für aktuelle und zukünftige Infotainment- und Fahrerassistenzsysteme sowie für Innenraumbeleuchtungskonzepte im Automobilbereich.

Unser Team besteht aus engagierten und visionären Mitarbeitenden, die mit Leidenschaft an Technologien arbeiten, die neue Möglichkeiten schaffen. Wir fördern kreative Ideen, unkonventionelles Denken und streben nach technischen Spitzenleistungen.

• Entwurf und Implementierung von Testumgebungen für Module und Funktionsgruppen neuer Produktplattformen unter Verwendung moderner Hardwarebeschreibungssprachen wie SystemVerilog und SystemC
• Mitarbeit bei der Entwicklung von UVM- und SystemC-basierten Testbench-Architekturen für Systemlevel- und Virtual-Prototyp-Simulationen
• Integration von Referenz- und Verifikationsmodellen in Testumgebungen
• Durchführung von Regressionssimulationen sowie Auswertung und Dokumentation von Simulationsergebnissen
• Mitarbeit bei der Erstellung und Pflege von Verifikationskonzepten und Teststrategien
• Enge Zusammenarbeit mit Entwicklungs- und Designteams
• Unterstützung bei der Inbetriebnahme neuer Hardwarekomponenten in Laborumgebungen
• Umfangreiche Einarbeitung in Technologien und Produkte
• Regelmäßige Weiterbildungsmöglichkeiten
• Kurze Entscheidungswege durch flache Hierarchien
• Förderung eigener Ideen und schnelle Umsetzungsmöglichkeiten
• Kollegiales und teamorientiertes Arbeitsumfeld
• Arbeit aus modernen Büroräumen mit Möglichkeit zu anteiligem Homeoffice
• Attraktives Festgehalt sowie 30 Urlaubstage
• Betriebliche Altersvorsorge und Optionen für Mobilitätsleistungen
• Sport- und Freizeitangebote innerhalb des Unternehmens
• Mitarbeiterbenefits und Vergünstigungen bei Partnerunternehmen
• Abgeschlossenes Studium in Elektrotechnik, Informatik oder einer vergleichbaren Fachrichtung
• Mindestens 3 Jahre Erfahrung in der digitalen Verifikation (SystemVerilog, SystemC, UVM)
• Erfahrung im digitalen Design von Vorteil
• Kenntnisse in constrained-random- und assertationsbasierter Verifikation
• Erfahrung mit objektorientierter Programmierung, insbesondere mit C++
• Kenntnisse gängiger Schnittstellentechnologien (z. B. Video- oder Datenschnittstellen, Bus- und Kommunikationsprotokolle) von Vorteil
• Gute analytische Fähigkeiten
• Gute Kenntnisse in Linux-basierten Systemen sowie in Skriptsprachen wie Python
• Teamorientierte Arbeitsweise
• Sehr gute Kommunikationsfähigkeiten in Deutsch und Englisch