Mixed Signal ASIC Layout Engineer (m/w/d)

Mixed Signal ASIC Layout Engineer (m/w/d) (Job ID 24435)

Engineering am Standort: Duisburg (oder München, noch final zu klären!)

Warum Cs2?

Cs2 ITEC bietet Ihnen als Berufseinsteiger oder erfahrenem Spezialisten ausgezeichnete Möglichkeiten der fachlichen und persönlichen Weiterentwicklung. Bei spannenden und abwechslungsreichen Tätigkeiten für internationale Großkunden und Konzerne bauen Sie, je nach Aufgabenstellung und Position, tiefes Fachwissen in neuesten Technologien oder breites Projektleitungs- bzw. Führungs-Know-how auf. Durch die Vielzahl unserer Themen können wir Ihnen, je nach persönlichen Wünschen, verschiedene Technologiebereiche und Aufgabenstellungen anbieten.

Das bieten wir Ihnen:

• Abwechslungsreiche Tätigkeiten in einem spannenden Aufgabenumfeld
• Internationale Großprojekte bei namhaften Kunden
• Mitarbeit in einem sympathischen und motiviertem Team
• Angenehmes und kollegiales Arbeitsumfeld
• Interessante Perspektiven für die fachliche und persönliche Weiterentwicklung
• Attraktive Vergütung und flexible, familienfreundliche Arbeitszeiten

Diese Aufgaben warten auf Sie:

• Physical Design von RF- und Analog-SiGe-BiCMOS-Modulen mit Cadence Virtuoso XL in enger Zusammenarbeit mit dem Schaltungsentwicklungsteam
• Erstellung von Block-Level-Layouts inklusive vollständigem Verifikationsflow (DRC, LVS) mit Cadence Assura / PVS
• Floorplanning in Abstimmung mit dem RF-IC-Design und dem RF-Systemteam
• Automatisierung und Optimierung wiederkehrender Aufgaben durch Scripting (z. B. SKILL, Python)
• Mitwirkung beim Tape-Out-Prozess sowie bei der finalen GDSII-Bereitstellung

Was Sie mitbringen sollten:

• Abgeschlossenes Studium der Elektrotechnik oder einer vergleichbaren technischen Fachrichtung
• Mehrjährige Erfahrung im Custom RF / Analog Layout sowie fundiertes Know-how in SiGe-BiCMOS-Prozessen
• Tiefes Verständnis moderner Layouttechniken (Device Matching, Minimierung parasitärer Effekte, RF-Shielding, High-Frequency-Routing)
• Sehr gute Kenntnisse des gesamten IC-Designflows, von der Schaltplanebene bis GDSII, inklusive DRC / LVS-Verifikation und Umgang mit Process Design Kits (PDKs)
• Verhandlungssichere Deutschkenntnisse, sowie Grundkenntnisse in Englisch

#J-18808-Ljbffr